英伟达联手ChipAgents推AI芯片设计基准测试

当 AI 开始写代码、做设计，下一个被 AI 颠覆的行业可能是芯片本身。10 月 14 日，英伟达与芯片设计自动化初创公司 ChipAgents 联合推出了一套全新的基准测试 Build-A-Chip-Bench，专门检验 AI 智能体（AI Agent）是否真的能独立完成一颗芯片从规格定义到投片的全流程设计。初步测试结果颇具冲击力：表现最好的 AI 智能体，得分也只有 16.6%。

不只是生成 RTL：端到端的“芯片高考”

过去针对 AI 芯片设计能力的评测，大多停留在“单点任务”层面——比如根据规格生成一段功能正确的 RTL 代码，或者完成某一段验证工作。但在真实的芯片工程中，能通过功能仿真的 RTL 只是万里长征的第一步。

Build-A-Chip-Bench 的不同之处在于，它把评估范围拉长到了完整的数字 IC 设计流程：架构设计、微架构、RTL 编写、功能验证、逻辑综合、布线规划（Floorplanning）、布局与绕线（Placement and Routing）、时钟树综合，再到时序与功耗签核（Signoff）和实体验证，最终标准是达到可以“投片”（Tapeout）的水准。换句话说，AI 智能体必须像一位真正的芯片工程师那样，把设计意图贯穿一长串相互关联的工程决策，直到同时满足功能、时序，以及功耗、性能与面积（PPA）等严格的物理约束。

初步成绩：功能验证 40%，PPA 达标仅 10%

据 ChipAgents 公布的初步测试结果，受测的 AI 智能体平均约有 40% 的任务能通过功能验证，但只有约 10% 的任务能达到 PPA 目标。其中表现最佳的一款智能体由 Anthropic 的 Fable 5.1 模型驱动，得分也仅为 16.6%。这一差距直观地说明：生成“功能正确”的设计只是工程挑战的一部分，把设计真正带过物理实现才是更难的关卡。

ChipAgents 创始人兼 CEO William Wang 表示，随着芯片设计复杂度不断上升、上市时间压力加大，行业需要的是能够完整设计下一代硅片的“芯片超智能”（chip superintelligence），而这套基准为行业提供了衡量差距、追踪进展的统一标尺。

英伟达工业与计算工程副总裁兼总经理 Tim Costa 则指出，芯片设计是检验 AI 能否在物理世界约束下做出可靠决策的决定性测试，Build-A-Chip-Bench 能让开发者清楚地看到，智能体的推理能力和工具使用需要在哪些环节改进。

背景：AI 闯入 EDA，英伟达的生态布局

ChipAgents 是一家成立于 2024 年的初创公司，总部位于美国加州圣克拉拉，主打“智能体 AI 平台”：将设计规格与代码转化为可投产的 RTL、验证资产与自动化根因分析，帮助芯片公司缩短设计与验证周期。此前，该公司已从 B Capital、美光（Micron）、联发科（MediaTek）等重量级投资方手中募得 1.34 亿美元。

近年来，AI 辅助芯片设计的热度持续升温：从谷歌早年用强化学习做芯片布线，到各大 EDA 厂商把 AI 嵌入综合与验证工具，自动化一直是半导体行业的长期命题。而英伟达此次亲自下场参与制定基准，延续了它在 AI 基础设施生态上的布局——不只是卖算力芯片，也在定义“AI 如何设计下一代芯片”的游戏规则。

影响与展望：通往“芯片超智能”还有多远

Build-A-Chip-Bench 的意义，首先在于把“AI 能不能设计芯片”这个模糊的问题变成了一个可量化、可追踪的工程指标。16.6% 的最高分说明，当前的 AI 智能体距离真正的自动化芯片工程仍有相当大的差距，尤其是在跨抽象层级推理、保持已验证行为在反复修改中不丢失、操作专业工程工具、以及围绕昂贵的物理反馈做规划等方面。

但另一方面，这也恰恰指明了方向。随着模型推理能力与工具调用能力的提升，以及英伟达这类算力巨头亲自参与搭建评估体系，AI 智能体在芯片设计流程中的角色有望从“单点助手”逐步升级为“全流程协作者”。对于本就面临人才短缺与上市时间压力的半导体行业而言，这或许是未来几年最值得关注的变量之一。