英伟达或将采用英特尔Foveros封装技术

10月9日，韩国证券公司GF Securities分析师Jeff Pu在一份最新报告中指出，AI芯片巨头英伟达可能在部分后端环节采用英特尔的Foveros芯片封装技术，时间点或在2028年下半年——这正是英特尔下一代14A制程计划投产的时间窗口。

若消息属实，这将是今年以来第二次传出英伟达引入英特尔技术的风声，也意味着英特尔代工业务有望再下一城，在竞争白热化的AI芯片供应链中撕开一道口子。

事件详情：分析师报告说了什么

根据财联社10月9日的报道，Jeff Pu在报告中提到，英伟达”可能”将其部分后端应用交由英特尔的Foveros封装技术处理，为英特尔代工业务带来一笔潜在新订单。报告同时点明了时间线：英特尔14A制程预计2028年下半年进入量产，英伟达或在同一时期将Foveros封装纳入考量。

需要强调的是，目前这一消息仍停留在分析师推测层面。包括GF Securities在内的多家爆料均未披露任何已签署的合同或对应的具体产品，英伟达与英特尔官方也未对此置评。

值得注意的是，这并非双方合作的首次传闻。今年1月，台湾媒体DigiTimes曾报道，英伟达未来的Feynman系列GPU可能采用英特尔的18A或14A制程——但主GPU裸片仍将交由台积电的先进工艺制造，英特尔介入的是非核心IP模块或后端环节。Jeff Pu此次的预测，可视为对1月那版报道的呼应与延续。

背景分析：前端落后，后端突围

要理解这笔”潜在订单”的分量，先要分清芯片制造的前端与后端。简单来说，前端指的是在晶圆上制作电路、直接决定算力的部分；后端则是主芯片制造完成后的工序——晶圆切割、互联，以及把各类裸片集成封装成可直接装入数据中心的成品。

在前端先进制程上，英特尔至今仍在追赶台积电。但在后端封装赛道，英特尔的布局已相对成熟：EMIB（嵌入式多芯片互连桥接）、EMIB-T，以及最新的Foveros：

• EMIB：依托嵌入基板的硅桥，在水平方向连接多个芯粒；
• EMIB-T：在EMIB架构上增加TSV（硅通孔），实现垂直方向的电源与信号直传；
• Foveros：真正的三维堆叠技术，将计算裸片垂直叠放在基底裸片之上，可缩小封装的水平占位面积、缩短互联距离，从而提升带宽并改善能效。

英特尔的后端技术并非没有客户背书。据报道，谷歌已对其EMIB-T表达兴趣，计划用于自研AI张量处理器TPU的封装。对英特尔代工部门而言，先进封装的突破具有重要战略意义：即便前端制程仍受限，只要有客户愿意把部分封装和互连业务交给英特尔，就能建立长期合作的默契度，而客户也无需更换现有前端供应商，避免技术磨合的风险。

影响与展望：封装成为新战场

对英伟达来说，后端封装供应商多元化意味着降低对台积电封装产能的依赖。在全球AI加速器需求持续旺盛的背景下，台积电的封装产能高度紧张，分摊部分后端流程反而能让台积电把资源集中到前端制造工艺的改进上——这或许正是”分工合作”而非”零和博弈”的逻辑。

对行业而言，这一传闻折射出一个趋势：当先进制程的竞赛进入深水区，先进封装正成为巨头们开辟的第二战场。谁掌握了更高效的3D堆叠与互连能力，谁就能在AI芯片的性能与成本公式里拿到更多话语权。

当然，传闻终究是传闻。在合同与产品落地之前，市场更应关注的是英特尔能否把”后端先行”的策略走通——Foveros若真能通过英伟达这样的头部客户完成工业验证，其意义将远超一笔订单本身。